Freunden von diesem Artikel berichten:
ASIC Design and Synthesis: RTL Design Using Verilog Vaibbhav Taraate 2021 edition
Preis
€ 133,49
Bestellware
Lieferdatum: ca. 7. - 15. Jan 2026
Weihnachtsgeschenke können bis zum 31. Januar umgetauscht werden
Zu deiner iMusic Wunschliste hinzufügen
oder
Auch vorhanden als:
ASIC Design and Synthesis: RTL Design Using Verilog
Vaibbhav Taraate
This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.
330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184
| Medien | Bücher Taschenbuch (Buch mit Softcover und geklebtem Rücken) |
| Erscheinungsdatum | 8. Januar 2022 |
| ISBN13 | 9789813346444 |
| Verlag | Springer Verlag, Singapore |
| Seitenanzahl | 330 |
| Maße | 150 × 220 × 10 mm · 494 g |
Weitere Titel von Vaibbhav Taraate
Alle anzeigenAlle Titel von Vaibbhav Taraate ansehen ( u. a. Taschenbuch und Gebundenes Buch )